Information | |
---|---|
has gloss | eng: Verilog-AMS is a derivative of the Verilog hardware description language. It includes analog and mixed-signal extensions (AMS) in order to define the behavior of analog and mixed-signal systems. It extends the event-based simulator loops of Verilog/SystemVerilog/VHDL, by an continuous-time simulator, which solves the differential equations in analog-domain. Both domains are coupled: analog events can trigger digital actions and vice versa. |
lexicalization | eng: Verilog-AMS |
instance of | e/Computer Language |
Meaning | |
---|---|
French | |
has gloss | fra: Verilog-AMS est un dérivé du langage de description matériel Verilog. Il comprend des extensions analogiques et des signaux mixtes (en anglais analog and mixed-signal, AMS) afin de définir le comportement des systèmes à signaux analogiques et mixtes. |
lexicalization | fra: Verilog-AMS |
Russian | |
has gloss | rus: Verilog-AMS или Verilog Analog Mixed-Signal Simulation (Verilog Аналогово Смешанное Моделирование (аналоговых и цифровых схем)) — язык описания аппаратуры, был создан компанией Accellera, на основе Verilog-A и Verilog-D с дополнительными возможностями, целью которого является работа с аналоговыми, аналогово-цифровыми системами и интегральными микросхемами, использование модулей, на высоких уровнях поведенческого, и структурного описания систем и её компонент. |
lexicalization | rus: Verilog-AMS |
Lexvo © 2008-2025 Gerard de Melo. Contact Legal Information / Imprint